# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-216200

(43)Date of publication of application: 04.08.2000

(51)Int.CI. H01L 21/60

(21)Application number: 11~011717

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:


20.01.1999

(72)Inventor: HASHIMOTO NOBUAKI

# (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE, AND TAPE CARRIER, CIRCUIT BOARD, AND ELECTRONIC APPARATUS

## (57) Abstract:

PROBLEM TO BE SOLVED: To see that the end face of wiring is not exposed to the flank of a semiconductor device. SOLUTION: This method includes a first step of preparing a tape carrier 40 where a plurality of through holes 28 are made and a plurality of electrically independent wirings 22 passing, on one side, above the through holes 28 are made, a second step of applying electroless plating to the wiring 22, a third step of mounting a semiconductor chip 10 to the tape carrier 40, with its face down, and covering the surface, side, and head face of the wiring 22, and a fourth step of striking the tape carrier 40 in the position excluding the wiring 22 outside the semiconductor chip 10.



## **LEGAL STATUS**

[Date of request for examination]

08.08.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-216200 (P2000-216200A)

(43)公開日 平成12年8月4日(2000.8.4)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

HO1L 21/60

311

H01L 21/60

311W 5F044

311R

### 審査請求 未請求 請求項の数12 OL (全 7 頁)

(21)出願番号

特願平11-11717

(22)出願日

平成11年1月20日(1999.1.20)

(71)出顧人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 橋元 伸晃

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100090479

弁理士 井上 一 (外2名)


Fターム(参考) 5F044 MM23 NN05 RR18 RR19

#### (54) 【発明の名称】 半導体装置及びその製造方法、テープキャリア、回路基板並びに電子機器

#### (57)【要約】

【課題】 半導体装置の側面に配線の端面を露出させないことが可能な半導体装置及びその製造方法、テープキャリア、回路基板並びに電子機器を提供することにある。

【解決手段】 半導体装置の製造方法は、複数のスルーホール28が形成され、一方の面でスルーホール28上を通り電気的に独立した複数の配線22が形成されたテープキャリア40を用意する第1工程と、配線22に対して無電解メッキを施す第2工程と、テープキャリア40に半導体チップ10をフェースダウン実装し、配線22の表面、側面及び先端面を被覆する第3工程と、半導体チップ10よりも外側であって配線22を避ける位置でテープキャリア40を打ち抜く第4工程と、を含む。



#### 【特許請求の範囲】

【請求項1】 複数のスルーホールが形成され、一方の 面で各々の前記スルーホールに対して電気的に接続され た配線が形成された基板を用意する第1工程と、

前記配線に対して無電解メッキを施す第2工程と、

前記基板に少なくとも一つの半導体チップをフェースダウン実装し、前記配線における前記基板との非接触面全面を樹脂で被覆する第3工程と、

前記半導体チップよりも外側であって前記配線を避ける 位置で前記基板を打ち抜く第4工程と、

を含む半導体装置の製造方法。

【請求項2】 請求項1記載の半導体装置の製造方法において、

前記第3工程で、前記樹脂としての接着剤に導電粒子が 含有されてなる異方性導電材料を介して前記半導体チッ プをフェースダウン実装し、前記配線における前記基板 との非接触面全面を覆って前記異方性導電材料を設ける ことで前記配線を被覆する半導体装置の製造方法。

【請求項3】 請求項1又は請求項2記載の半導体装置の製造方法において、

前記スルーホール内の導電部材を介して前記配線に電気 的に導通する複数の外部端子を設ける工程をさらに含む 半導体装置の製造方法。

【請求項4】 請求項3記載の半導体装置の製造方法において、

それぞれの前記配線の一方の端部は前記半導体チップのいずれかの電極と接合され、他方の端部は前記スルーホール内の導電部材を介していずれかの前記外部端子と接合される半導体装置の製造方法。

【請求項5】 請求項1から請求項4のいずれかに記載 30の半導体装置の製造方法において、

前記第3工程で前記基板に複数の半導体チップをフェースダウン実装し、前記第4工程でそれぞれの半導体チップごとに前記基板を打ち抜く半導体装置の製造方法。

【請求項6】 請求項5記載の半導体装置の製造方法において、

前記基板は、テープキャリアである半導体装置の製造方 法。

【請求項7】 請求項1から請求項6のいずれかに記載の方法により製造された半導体装置。

【請求項8】 複数のスルーホールが形成され、一方の面で各々の前記スルーホールに対して電気的に接続されて無電解メッキが施されている配線が形成された基板

接着剤に導電粒子が含有されてなり、前記配線における 前記基板との非接触面全面を覆う異方性導電材料と、 前記異方性導電材料を介して前記基板にフェースダウン

則記異万性導電材料を介して削記基板にフェースタウン 実装された半導体チップと、

前記スルーホール内の導電部材を介して前記配線に電気 的に導通する複数の外部端子と、 を含む半導体装置。

【請求項9】 請求項8記載の半導体装置において、 それぞれの前記配線の一方の端部は前記半導体チップの いずれかの電極と接合され、他方の端部は前記スルーホ ール内の導電部材を介していずれかの前記外部端子と接 合される半導体装置。

【請求項10】 複数のスルーホールが形成されたテープ状の基板と、前記基板の一方の面で前記スルーホール上を通り電気的に独立しており無電解メッキが施されている複数の配線と、を含み、前記配線は、複数の半導体装置のために複数の配線パターンを構成するテープキャリア。

【請求項11】 請求項7から請求項9のいずれかに記載の半導体装置が搭載された回路基板。

【請求項12】 請求項7から請求項9のいずれかに記載の半導体装置を備える電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法、テープキャリア、回路基板並びに電子機器 に関する。

[0002]

【発明の背景】CSP(Chip Scale/ Size Package)型の半導体装置の中で、1つの形態として、半導体チップを基板に対してフェースダウン実装(フリップチップ接続)した構造が知られている。基板としてテープを採用し、これに複数の半導体装置に対応する複数の配線パターンを形成しておき、半導体チップの実装後に各半導体装置に応じてテープを打ち抜くことで、生産性を向上することができる。それぞれの配線パターンは電解メッキを施すために相互に導通しており、テープを打ち抜くときに配線パターンも切断される。

【0003】したがって、完成した半導体装置の基板の端面には、配線パターンの切断面が露出する。そして、この露出した切断面から半導体チップの電極に向けて腐食が進むことがあり得る。また、配線パターンを構成する個々の配線間隔の狭ピッチ化によって、露出した切断面に例えば導電性の異物が介在する等によりショートが生じて機能が損なわれることもあり得る。

【0004】特に、CSP型の半導体装置のように小型 化が進めば進むほどこれらの課題を解決するための策を 講じる必要性が高くなる。

【0005】本発明は、上述したような課題を解決するものであり、その目的は、半導体装置の側面に配線の端面を露出させないことが可能な半導体装置及びその製造方法、テープキャリア、回路基板並びに電子機器を提供することにある。

[0006]

【課題を解決するための手段】(1)本発明に係る半導体装置の製造方法は、複数のスルーホールが形成され、

一方の面で各々の前記スルーホールに対して電気的に接 続された配線が形成された基板を用意する第1工程と、 前記配線に対して無電解メッキを施す第2工程と、前記 基板に少なくとも一つの半導体チップをフェースダウン 実装し、前記配線における前記基板との非接触面全面を 樹脂で被覆する第3工程と、前記半導体チップよりも外 側であって前記配線を避ける位置で前記基板を打ち抜く 第4工程と、を含む。

【0007】本発明によれば、無電解メッキを適用して 配線にメッキを施すことができる。また、第4工程で配 10 線を避ける位置で基板が打ち抜かれるので、配線が切断 されることがなく、切断面が露出することもない。な お、配線は、第3工程で樹脂にて被覆される。こうし て、得られた半導体装置によれば、配線の端面が露出し ていないので、湿気の進入経路を遮断することができ る。また、電解メッキを施すときには必要であったメッ キリードがないので、配線の設計効率が向上して多ピン (多グリッド) の半導体装置 (特にCSP) を容易に設 計することができる。さらに、メッキリードがないの で、不要なリードに信号を伝えることがなく、伝送特性 20 が向上する。

【0008】(2)この製造方法において、前記第3工 程で、前記樹脂としての接着剤に導電粒子が含有されて なる異方性導電材料を介して前記半導体チップをフェー スダウン実装し、前記配線における前記基板との非接触 面全面を覆って前記異方性導電材料を設けることで前記 配線を被覆してもよい。

【0009】これによれば、半導体チップを簡単に実装 することができ、実装するときに同時に配線の被覆も可 能になる。

【0010】(3)この製造方法において、前記スルー ホール内の導電部材を介して前記配線に電気的に導通す る複数の外部端子を設ける工程をさらに含んでもよい。

【0011】(4)この製造方法において、それぞれの 前記配線の一方の端部は前記半導体チップのいずれかの 電極と接合され、他方の端部は前記スルーホール内の導 電部材を介していずれかの前記外部端子と接合されても よい。

【0012】こうすることで、配線の両端に、半導体チ ップの電極と外部端子とが接合されるので、信号の伝送 40 導体装置を備える。 が必要な経路のみに配線が形成されることになり、伝送 特性が向上する。

【0013】(5)この製造方法において、前記第3工 程で前記基板に複数の半導体チップをフェースダウン実 装し、前記第4工程でそれぞれの半導体チップごとに前 記基板を打ち抜いてもよい。

【0014】こうすることで、半導体装置の生産性が向 上する。

【0015】(6)この製造方法において、前記基板 は、テープキャリアであってもよい。

【0016】(7)本発明に係る半導体装置は、上記方 法により製造される。

【0017】(8)本発明に係る半導体装置は、複数の スルーホールが形成され、一方の面で各々の前記スルー ホールに対して電気的に接続されて無電解メッキが施さ れている配線が形成された基板と、接着剤に導電粒子が 含有されてなり、前記配線における前記基板との非接触 面全面を覆う異方性導電材料と、前記異方性導電材料を 介して前記基板にフェースダウン実装された半導体チッ プと、前記スルーホール内の導電部材を介して前記配線 に電気的に導通する複数の外部端子と、を含む。

【0018】本発明によれば、配線の端面が露出してい ないので、湿気の進入経路を遮断することができる。ま た、電解メッキを施すときには必要であったメッキリー ドがないので、配線の設計効率が向上して多ピン化(多 グリッド化)が可能である。さらに、メッキリードがな いので、不要なリードに信号を伝えることがなく、伝送 特性が向上する。

【0019】(9)この半導体装置において、それぞれ の前記配線の一方の端部は前記半導体チップのいずれか の電極と接合され、他方の端部は前記スルーホール内の 導電部材を介していずれかの前記外部端子と接合されて もよい。

【0020】こうすることで、配線の両端に、半導体チ ップの電極と外部端子とが接合されるので、信号の伝送 が必要な経路のみに配線が形成されることになり、伝送 特性が向上する。

【0021】(10)本発明に係るテープキャリアは、 複数のスルーホールが形成されたテープ状の基板と、前 記基板の一方の面で前記スルーホール上を通り電気的に 独立しており無電解メッキが施されている複数の配線 と、を含み、前記配線は、複数の半導体装置のために複 数の配線パターンを構成する。

【0022】本発明によれば、電気的に独立しているに もかかわらず、無電解メッキを適用することで、複数の 配線がメッキされている。

【0023】(11)本発明に係る回路基板には、上記 半導体装置が搭載されている。

【0024】(12) 本発明に係る電子機器は、上記半

[0025]

【発明の実施の形態】以下、本発明の好適な実施の形態 について図面を参照して説明する。

【0026】図1は、本発明の実施の形態に係る半導体 装置を示す図である。この半導体装置1は、半導体チッ プ10と、基板20と、を含む。半導体チップ10の平 面形状が矩形(正方形又は長方形)である場合には、少 なくとも一辺(対向する二辺又は全ての辺を含む)に沿 って、半導体チップ10の一方の面(能動面)に複数の 50 電極12が形成されている。電極12には、ハンダボー

6

ル、金ワイヤーボール、金メッキなどによってバンプ1 4が設けられている。電極12自体がバンプの形状をな していてもよい。電極12とバンプ14との間にバンプ 金属の拡散防止層として、ニッケル、クロム、チタン等 を付加してもよい。

【0027】基板20の全体形状は特に限定されず、矩形、多角形、あるいは複数の矩形を組み合わせた形状のいずれであってもよいが、半導体チップ10の平面形状の相似形とすることができる。基板20の厚みは、その材質により決まることが多いが、これも限定されない。基板20は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよいが、打ち抜けることが好ましい。有機系の材料から形成されたテープ状のフレキシブル基板を打ち抜いて基板20を形成することができる。例えば、図3に示すキャリアテープ40を打ち抜いて、複数の基板20が得られる。

【0028】図2は、図1に示す半導体装置の基板の平面図である。図1及び図2に示すように、基板20の一方の面には、複数の配線(リード)22が形成されて、20配線パターン42を構成している。複数の配線22のうちの少なくとも一つ又は全部は、他の配線22と電気的に導通しておらず、電気的に独立している。あるいは、複数の配線22のうち、半導体チップ10の電源やグランドなどに接続される共通の配線などは、ランド同士が接続されていてもよい。それぞれの配線22の両端には、ランド部24、26が形成されている。ランド部24、26は、その間を接続する部分よりも大きい幅を有するように形成されていることが多い。一方のランド部24を基板20の、最終的な製品としての半導体装置の30端部に近い位置に形成し、他方のランド部26を基板20の中央に近い位置に形成してもよい。

【0029】基板20には、複数のスルーホール28が 形成されている。それぞれのスルーホール28上を、い ずれかの配線22が通る。配線22の端部がスルーホー ル28上に位置してもよい。配線22の端部にランド部 26が形成されている場合には、ランド部26がスルー ホール28上に位置する。

【0030】配線22には、メッキ層30が形成されている。配線22を銅で形成し、メッキ層30をニッケル、金、ハンダ又はスズで形成することができる。メッキ層30を形成することで、導電性が確保される。具体的には、外部端子との良好なハンダ付けが可能になり、配線22の表面の酸化が防止され、バンプとの電気的な接続抵抗が低下する。

【0031】それぞれの配線22は、電気的に独立しているので、無電解メッキを施すことでメッキ層30を形成することができる。メッキ層30は、配線22における基板20との接着面とは反対側の表面に形成される。メッキ層30は、配線22における基板20との接着面 50

であってスルーホール28の内側の領域にも形成され、この領域はランド部26の一部ともなり得る。さらに、メッキ層30は、配線22における側面及び先端面にも形成される。

【0032】半導体チップ10は、基板20に対してフェースダウン実装される。半導体チップ10のバンプ14と、基板20に形成された配線22と、が電気的に接続される。配線22にはメッキ層30が形成されているので、良好な電気的接続が得られる。配線22にランド部24、26が形成される場合には、一方のランド部24とバンプ14とが電気に接続される。電気的接続の手段として、樹脂からなる接着剤に導電粒子が含有されてなる異方性導電材料32を使用してもよい。その場合には、導電粒子が配線22とバンプ14との間に介在して電気的な導通が図られる。異方性導電材料32は、異方性導電膜又は異方性導電接着剤であってもよい。

【0033】異方性導電材料32が使用される場合には、これによって配線22における基板20との接着面とは反対側の表面、側面及び先端面が覆われる。異方性導電材料32が使用されない場合には、アンダーフィル材などの樹脂によって、配線22における基板20との接着面とは反対側の表面、側面及び先端面を覆う。配線22を覆う材料は、基板20の一方の面の全面を覆ってもよい。

【0034】配線22には、外部端子34が電気的に接 続されている。外部端子34は、ハンダボールであるこ とが多いが、メッキ、導電樹脂などの導電性突起であっ てもよい。外部端子34は、スルーホール28内の導電 部材を介して配線22に電気的に接続することができ る。スルーホール28内にハンダなどの導電部材を充填 して、配線22に直接的に外部端子34を設けてもよ い。特に、配線22の一方の端部に半導体チップの電極 12を接続し、配線22の他方の端部に外部端子34を 接続すれば、両者間の電気的な経路にのみ配線22が形 成されることになり、信号の伝送特性が向上する。すな わち、設計上、電気的経路以外の余分な配線パターン、 例えばメッキリードなどが全く不要になるため、信号の 反射などが減少する。配線22には、スルーホール28 によって露出する部分にもメッキ層30が形成されてい るので、外部端子34と配線22との良好な電気的接続 が得られる。あるいは、スルーホール28を介して配線 22に電気的に接続される第2の配線を、基板20の他 方の面に形成して、その第2の配線に外部端子を設けて もよい。この場合には、基板20は、両面に配線が形成 されるので両面基板である。さらに、基板20として、 多層基板やビルドアップ型基板を用いても良く、表面の 配線 (リード) が、最終的製品としての半導体装置の外 形内に位置してかつ前記配線を覆う樹脂に全部覆われて 無電解メッキされていればよい。ビルドアップ型基板や 多層基板を利用した場合、平面的に拡がるベタグランド **層上に配線パターンを形成すれば、余分な配線パターン** のないマイクロストリップ構造となるので、信号の伝送 特性をより向上させることができる。

【0035】以上の説明は、異方性導電材料を用いる方式のフェースダウン型接合について述べてきたが、この方式のフェースダウン型接合に限られることはなく、ハンダバンプ付きの半導体チップを加熱(必要に応じて加圧)する方式や、金バンプ付きの半導体チップを加熱・加圧(必要に応じて超音波接合)する方式や、樹脂の硬化収縮力を利用した方式のフェースダウン接合にも本発明を適用することができる。

【0036】また、上述してきた形態では、配線22上の全ての部分が無電解メッキされているが、必要に応じて接続に関与する部分のみに無電解メッキを施し、それ以外の部分を無電解メッキなしでレジストなどの樹脂で覆っても良い。

【0037】図1には、配線22が半導体チップ10の搭載領域内にのみ形成されて外部端子34が半導体チップ10の搭載領域内にのみ設けられたFAN-IN型の半導体装置が示されているが、これに限定されるものではない。例えば、配線22を半導体チップ10の外にまで引き出して半導体チップ10の搭載領域外にのみ外部端子34が設けられたFAN-OUT型の半導体装置や、これにFAN-IN型を組み合わせたFAN-IN/OUT型の半導体装置にも本発明を適用することができる。いずれの場合であっても、配線22に無電解メッキを施して樹脂によって被覆し、そのさらに外側を半導体装置の外形となるように打ち抜けばよい。なお、FAN-OUT型又はFAN-IN/OUT型の半導体装置では、配線を被覆する樹脂によって、半導体チップの外30側にスティフナを貼り付けても良い。

【0038】以上述べてきた形態の他に、半導体チップの実装前に予め、半導体装置の外形位置の一部好ましくは半分以上に、一つ好ましくは複数の穴(例えば長穴)を形成しておき、半導体チップの実装後に、外形位置の残りの部分(例えば複数の穴の間の部分)を打ち抜いてもよい。

【0039】本実施の形態は、上記のように構成されて おり、以下その製造方法について説明する。

【0040】(第1工程)上述した基板20は、それよ 40 りも大きい基板(基材)を打ち抜いて形成することができる。本実施の形態では、図3に示すテープキャリア40を用意する。テープキャリア40には、打ち抜きによって、複数の基板20を得られるようになっている。すなわち、テープキャリア40には、複数の基板20に対応する複数の配線パターン42を構成する複数の配線22が形成されている。テープキャリア40は、配線22にメッキ層30が形成されていない点を除き、複数の基板20(図1及び図2参照)の構成を含む。

【0041】(第2工程)次に、テープキャリア40に so ることが一般的である。回路基板50には例えば銅から

形成された配線22に、無電解メッキを施して、図1に 示すようにメッキ層30を形成する。

8

【0042】(第3工程)テープキャリア40に形成されたそれぞれの配線パターン42に、半導体チップ10をフェースダウン実装する。例えば、図1に示すように、異方性導電材料32を使用することができる。異方性導電材料32は、半導体チップ10における電極12が形成された面に予め設けておいても良いし、テープキャリア40における配線22が形成された面に予め設けておいても良い。個々の配線パターン42ごとに覆うように異方性導電材料32を設けてもよいし、複数の配線パターン42を覆うように異方性導電材料32を設けてもよい。

【0043】そして、全ての配線22の表面、側面及び 先端面を被覆する。異方性導電材料32が使用される場 合には、これを設けることで同時に被覆してもよい。あ るいは、他の材料によって被覆しても良い。

【0044】また、図1に示す外部端子34を設ける。 外部端子34の詳細は、本実施の形態で説明した通りで ある。

【0045】こうして、図4に示すように、テープキャリア40に複数の半導体チップ10が実装されて、複数の半導体装置1が一体化された半導体装置アッセンブリが得られる。

【0046】(第4工程)図4に示すように、それぞれの半導体チップ10よりも外側であって、配線22を避ける位置で、テープキャリア40を打ち抜く。打ち抜き形状は、特に限定されないが、半導体チップ10の平面形状の相似形としてもよい。打ち抜きのために、切断治具44、46を使用することができる。こうして、半導体装置1を連続して製造することができる。

【0047】本実施の形態によれば、予め電気的に独立した状態で複数の配線22を形成してあるので、無電解メッキを適用して配線22にメッキ層30を形成することができる。また、第4工程で配線22を避ける位置でテープキャリア40が打ち抜かれるので、配線22が切断されることがなく、切断面が露出することもない。こうして、得られた半導体装置1によれば、配線22の端面が露出していないので、湿気の進入経路を遮断することができ、切断面を被覆するために半導体装置の側面に樹脂などを設けなくてもよい。また、電解メッキを施すときには必要であったメッキリードがないので、配線22の設計効率が向上して多ピン(多グリッド)の半導体装置(特にCSP)を容易に設計することができる。さらに、メッキリードがないので、不要なリードに信号を伝えることがなく、伝送特性が向上する。

【0048】図5には、本実施の形態に係る半導体装置 1を実装した回路基板50が示されている。回路基板5 0には例えばガラスエポキシ基板等の有機系基板を用い ろことが一般的である。回路基板50には例えば録から なる配線パターン52が所望の回路となるように形成されていて、それらの配線パターンと半導体装置1の外部端子34とを機械的に接続することでそれらの電気的導通を図る。

【0049】そして、本発明を適用した半導体装置1を有する電子機器60として、図6には、ノート型パーソナルコンピュータが示されている。

【0050】なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子(能動素子か受動素子かを問わない)を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。

#### 【図面の簡単な説明】

【図1】図1は、本発明の実施の形態に係る半導体装置を示す図である。

【図2】図2は、本発明の実施の形態に係る半導体装置・ の基板を示す図である。

【図3】図3は、本発明の実施の形態で使用するテープ

キャリアを示す図である。

【図4】図4は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。


【図5】図5は、本発明の実施の形態に係る回路基板を 示す図である。

【図6】図6は、本発明に係る方法を適用して製造された半導体装置を備える電子機器を示す図である。


#### 【符号の説明】

- 1 半導体装置
- 0 10 半導体チップ
  - 20 基板
  - 22 配線
  - 28 スルーホール
  - 30 メッキ層
  - 32 異方性導電材料
  - 34 外部端子
  - 40 キャリアテープ
  - 42 配線パターン
  - 50 回路基板
- 20 60 電子機器







【図2】





[図4]



【図5】







【図6】